在讲综合除法之前先复习一下长除法
例:f(x) = x3 - x2 - x - 1
把f(x)展开基于偏移a的泰勒表达式:c0 + c1(x-a) + c2(x-a)2 + c3(x-a)3
假设偏移值a=2
上述的f(x) 展开= 1 + 7(x-2) + 5(x-2)2 + (x-a)3
即c0= 1, c1 = 7, c2 = 5, c3 = 1
我们可以通过长除法分别计算出c0, c1, c2, c3
得到余数1即c0, 再重复两次计算(x2 + x + 1) / (x-2) = (x + 3) … 7, (x + 3) / (x-2) = 1 … 5
所有的系数c0到c3全部计数结束
通过综合除法也可以得到相同的结果,但计算方式要比上面简单很多
仍然以上面f(x)为例,通过综合除法求得c0, c1, c2, c3
第一步把 x3, -x2, -x, -1的系数提取出来, 把x-a的-a 乘以-1放到最右边
计算步骤如:
- 第1排第一个数不变往下移到第2排,
- 第2排的第1个数1 * 2和第1排的第2个数相加得到第2排的第2个数,
- 第2排的第2个数1 * 2和第1排第3个数相加得到第2排的第3个数,
- 第2排的第3个数1 * 2和第1排第4个数相加得到第2排的第4个数
第2排最后一个数即为余数,余数不参数后继计算。
往下重复2次计算分别得为第二个余数与第三个余数
其实综合除法就是在特定条件下把长除法化简之后的偷懒的计算方式
特定的条件: (x - a)的首项系数必须为1
相关推荐
用verilog语言编写出一个除法器的代码,并在modelsim中进行功能仿真,认真的完成实验报告。 二、 实验设备(环境)及要求: 在modelsim环境下编写代码与测试程序,并仿真; 在synplify pro下编译,设置硬件并综合。 ...
用verilog实现除法器,减少对timing的影响,用减法实现。适合初学者。
采用Verilog HDL语言,在FPGA上实现了单精度浮点除法器的设计,通过采用SRT...本文使用NC-sim和Maxplus2仿真软件进行前仿真和后仿真,使用Synplify进行逻辑综合,采用的器件是EPF10K40RC208-3,对除法器进行了仿真。
小学五年级下册小数乘除法综合二.pdf
MATLAB计算长除法的GUI程序,做MATLAB GUI练习时编的。
基于VHDL过程的除法器实现,刘述防,张晓冰,本文描述了一种由纯组合逻辑电路实现整型除法器的VHDL模型,该模型采用VHDL语言中过程调用的方式来实现,并且在FPGA硬件上是可综合的
初中数学竞赛余数定理和综合除法.doc
除法器:32处以16位,fpga可综合,verilog代码
初中数学竞赛——余数定理和综合除法.doc
有余数的除法_《有余数的除法》综合练习二.pdf
小数乘除法综合.doc
-五年级上册试题—2019学年度第一学期小学数学五年级综合练习参考内容(二)小数除法可能性-.pdf
口算除法_综合练习.rar
四年级数学上册 第五单元《除数是两位数的除法》单元综合测试1(无答案) 青岛版 试题.doc
基于Vivado 2020.2下 16bit 32bit 无符号及有符号整数 乘法 除法 加法 减法 及开方的 IP核实现与仿真验证
口算除法_综合练习二.pdf