对吉比特以太网而言,串行通信总线称为管理数据输入输出 (MDIO)。该总线由IEEE通过以太网标准IEEE
802.3的若干条款加以定义。MDIO是一种简单的双线串行接口,将管理器件(如MAC控制器、微处理器)与具备管理功能的收发器(如多端口吉比特以太
网收发器或 10GbE
XAUI收发器)相连接,从而控制收发器并从收发器收集状态信息。可收集的信息包括链接状态、传输速度与选择、断电、低功率休眠状态、TX/RX模式选
择、自动协商控制、环回模式控制等。除了拥有 IEEE 要求的功能之外,收发器厂商还可添加更多的信息收集功能。
MDC是管理数据的时钟输入,最高速率可达8.3MHz。MDIO是管理数据的输入输出双向接口,数据是与MDC时钟同步的。MDIO的工作流程为:
- MDIO接口在没有传输数据的空闲状态(IDLE)数据线MDIO处于高阻态。
- MDIO出现一个2bit的开始标识码(01)一个读/写操作开始。
- MDIO出现一个2bit数据来标识是读操作(10)还是写操作(01)。
- MDIO出现一个5bit数据标识PHY的地址。
- MDIO出现一个5bitPHY寄存器地址。
- MDIO需要2个时钟的访问时间。
- MDIO串行读出/写入16bit的寄存器数据。
- MDIO恢复成IDLE状态,同时MDIO进入高阻状态。
分享到:
相关推荐
以太网的mac与phy之间通过mdio通信,可以实现mdio接口的读写
使用Verilog编写的管理以太网PHY的MDIO接口的控制器,在小梅哥AC620、AC6102开发板上验证通过,可以成功设置PHY芯片的链接速度到指定的速率。
mdio_PHY_PHYMDIOFPGA_mdio接口verilog_mdio小梅哥_PHY芯片_源码.rar
mdio_PHY_PHYMDIOFPGA_mdio接口verilog_mdio小梅哥_PHY芯片_源码.zip
phy_mdio 使用system verilog实现。通过mdio接口读写以太网phy芯片。
XC7K325T PHY_MDIO接口设计(含教程和FPGA工程),有操作教程,FPGA源码(VIVADO2017.4打开),参考原理图,资料总共3.98MB。
使用Verilog语言实现PHY芯片读写功能(MDIO芯片),经测试仿真无误,上板子调试读无误写未调。文件内包含Quartus (Quartus Prime 17.0) Standard Edition 的工程文件,以及仿真和调试的程序,功能需求,RTL8211data...
文档目录: 1.IEEE Std 802.3-2002 2.MDIO_MDC(SMI)接口 3.MII_MDIO接口详解 4.以太网MAC和PHY 5.以太网接口知识 6.以太网通信接口电路设计规范
笔者使用GMAC的主要场景为SOC内部内置了GMAC,并通过MDIO+RGMII接口和外部PHY芯片通信,通过MDIO配置PHY的寄存器,通过RGMII和PHY收发数据。故对MII、RMII、GMII不熟悉,不进行过多描述。该文主要是结合网上已有的...
IO模拟MDIO时序,可读可写,项目抠出来的实用代码
MII 是一个标准接口,用于连接 MAC 和 PHY。MII 是 IEEE-802.3 定义的以太网标准, MII 接口可以同时控制多个 PHY。
PHY MDIO接口,通用接口,使用时自己做一些调整,针对不同PHY可能稍有区别
使用verilog语言进行编码 完成mdio接口访问phy8201芯片的功能
FPGA实现MDIO接口设计,Vivado仿真工程
使用fpga mdio接口配置RTL8201F为RMII接口,100m以太网配置完毕可以正常通信,配置过程可以看一看博客。
mac 通过MDIO接口访问phy寄存器,这部分完全封装在mac驱动中,我们需要直接配置phy寄存器的话,需要调用mac驱动,ioctl 进行读写,亲测可用。
应用经验中描述了利用SGMII接口+MDIO接口配置88E1512的千兆网PHY芯片的经验及程序,实测可用,且在DSP芯片TMS320C6678上进行测试使用。
Linux MDIO寄存器访问 用法 phytool read IFACE/ADDR/REG phytool write IFACE/ADDR/REG phytool print IFACE/ADDR[/REG] where ADDR := C22 | C45 C22 := C45 := <0>: REG := 注意:并非所有MDIO驱动程序都支持...
FSL91030M是一款32G带宽的二层以太网交换芯片,采用WireBond BGA676封装。 FSL91030M集成了8路千兆电口PHY,支持10/100/1000BASE-T及100...支持2路UART接口、1路JTAG接口、2路QSPI、1路I2C/MDIO接口和24路GPIO接口。
• 用于PHY寄存器配置的MDC/MDIO管理接口 • 可编程中断输出 • 用于指示链路、活动和速度状态的LED输出 • 用于差分对的片上端接电阻 • 基线漂移校正 • HP自动MDI/MDI-X,可通过禁止和使能选项可靠