今天,在写页面的时候无意间发现了一个IE8b2的BUG:
代码如下:
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html xmlns="http://www.w3.org/1999/xhtml">
<head>
<title>Sign up</title>
<meta http-equiv="Content-Type" content="text/html" charset="utf-8" />
<meta name="ROBOTS" content="NOODP" />
<link href="style.css" rel="stylesheet" type="text/css" />
</head>
<style type="text/css">
html{height:100%;}
body{height:100%;margin:0;padding:0;position:relative;border:1px solid #000;}
</style>
</head>
<body>
<div class="content">
</div>
</body>
</html>
在除了IE8b2之外的所有浏览器,打开都是有黑框紧紧贴住浏览器可视区域。而IE8的底边是离开边框的。图如下:
不知道各位大大是否有遇到过这种情况,现在使用IE8的用户并不是很多,但是如果到今年4月份,IE8正式发布了,不知道这个BUG能不能解决,目前,只能使用HACK来解决这个问题。
IE8RC1版本下,没有此问题,看来真的是个BUG。
- 大小: 95.6 KB
分享到:
相关推荐
ie8b1_activities_overview.wmv
8B10B编码对照表,用于采用8B10B编码方式通讯编程调试时,数据与编码的对照
FPGA aurora 8b10b通信文档教程
8b10_dec.vhd 8b10_enc.vhd 8b10b_encdec_v1d0.pdf enc_8b10b_TB.vhd encdec_8b10b_TB.vhd
为提高8B/10B编解码的工作速度和简化逻辑方法,提出一种基于FPGA的8B/10B编解码系统设计方案。与现有的8B/10B编解码方案相比,该方案是一种利用FPGA实现8B/10B编解码的模块方法,接收模块在收到外部发送的并行数据时...
基于fpga的8b 10转换编码,适合学习以及应用
8b10b转换编码、解码verilog源代码
2.领域:8b-10b编码器 3.内容:verilog实现8b10b编码器包括testbench,使用版本为vivado20192 module encode_8b10b(dtin, dtout,clk, reset); input[9:0] dtin; output[9:0] dtout; input clk; input reset; wire[9:...
采用Verilog语言编写8b10b编码代码,其基于查找表方法而不是逻辑关系,易于理解
NY8B062E中文手册
lattice的官方8b10b代码, 1012年版本,diamond3.5编译。
8b10b编码器、解码器verilog code 8B/10B,也叫做8比特/10比特或8b10b。8b/10b方式最初由IBM公司于1983年发明并应用于ESCON(200M互连系统),由Al Widmer和Peter Franaszek在IBM的刊物“研究与开发”上描述。 8b...
gpio 模拟 三组i2c,用于对多组i2c器件地址的通迅,linux平台.
事实上微软在开发IE7期间曾经提供了卸载工具,但是只针对IE7bat2版本和xpSP2环境。 只需要简单的修改就可以绕过这个限制,所以我为大家提供了这个小软件。以供大家恢复IE6选用! 我个人极度不建议这种行为!但是...
NY8B062D,8位MCU:带12位AD,PWM及定时器等资源
8b10b_encdec from OpenCores
8B10B 编码 解码 vhdl 代码 10B8B 包含源代码和说明文档。
本程序的功能是实现串口通信,采用232传输协议,编码方式为8B/10B转换,即一位起始位,8位数据位,一位停止位,在actel Fusion系列开发板上得到验证,具有很强的通用性。本程序的编程语言为Verilog. [Giga8b10B v10...
ajax%E7%BB%8F%E5%85%B8%E5%AE%9E%E4%BE%8B%2B%E4%BB%A3%E7%A0%81%E5%A4%A7%E5%85%A8[1]ajax%E7%BB%8F%E5%85%B8%E5%AE%9E%E4%BE%8B%2B%E4%BB%A3%E7%A0%81%E5%A4%A7%E5%85%A8[1]ajax%E7%BB%8F%E5%85%B8%E5%AE%9E%E4%...
本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言,经过modelsim、quartus II的仿真和下载验证,实现其编码和解码的功能。 该编解码电路...