t=3 BCH码peterson解码算法（verilog）

t=3 BCH码peterson解码算法，使用verilog实现，纯组合逻辑

立即下载

上传者： chinaxiazai 时间： 2018-03-22

编码器：bch编码器

编码器：bch编码器

立即下载

上传者： weixin_42130889 时间： 2021-02-20

可配置BCH编码Verilog硬件实现

可配置BCH编码Verilog硬件实现，能够根据用户需求实现对应的BCH编码，进而实现可靠数据传输和通信

立即下载

上传者： weixin_44029272 时间： 2020-12-13

BCH码的编码和解码全部过程的源代码，可以自行改变参数-BCH

BCH码的编码和解码的源代码，适用于NAND的坏块管理。希望对你有帮助！

立即下载

上传者： aking5258 时间： 2012-05-30

Matlab代码verilog-BCH-63-56-:BCH-63-56-

Matlab代码verilog BCH-63-56 基于MATLAB和FPGA的CCSDS BCH（63、56）编码器和解码器CCSDS标准中BCH（63,56）码的编译码MATLAB与FPGA实现 这是BCH（63,56）通道编码的编码器和解码器的MATLAB和Verilog HDL实现。 我首先使用MATLAB来验证算法，然后使用硬件编程语言Verilog HDL来实现它。 对于解码器部分，我使用两种方法来实现（请参阅参考资料1和2）。 大多数工作是在2017年我在北京航空航天大学获得学士学位的毕业项目期间完成的。 这些是我使用的两个参考文献（不幸的是其中之一不是用英语写的）： （用英语） （用中文（表达）

立即下载

上传者： weixin_38727062 时间： 2021-05-27

基于FPGA的RS(255，239)编译码器设计及实现方法

RS编译码器广泛应用于通信和存储系统，为解决高速存储器中数据可靠性的问题，文中提出了RS编码的实现方法，并对编码进行了时序仿真。仿真结果表明，该译码器可实现良好的纠错功能。

立即下载

上传者： weixin_38628310 时间： 2020-08-27

fasscnk.zip_BCH verilog_BCH译码器

用verilog编写的bch译码器,包括测试文件,随机加载了比特流,进行了测试,

立即下载

上传者： weixin_42660494 时间： 2022-07-15

基于verilog语言实现BCH解码

通过Verilog语言实现BCH解码，解码输出为8位。该解码部分的实验能够在Cyclone系列的产品中运行成功。

立即下载

上传者： shij520163 时间： 2010-07-13

一些著名代码的FEC编解码器IP核库（BCH、RS、LDPC、Turbo）_SystemVerilog_源码_下载.zip

一些著名代码的FEC编解码器IP核库（BCH、RS、LDPC、Turbo）_SystemVerilog_源码_下载.zip

立即下载

上传者： m0_57781768 时间： 2023-09-16

BCH码的VHDL实现

希望对大家的学习，有用，给大家带来方便！自己的工作可能不是很好，望大家指正

立即下载

上传者： landongming1987 时间： 2020-05-24

fpga.zip_BCH、verilog_FPGA verilog_fpga编码_编码verilog

使用verilog语言实现的bch3226编码

立即下载

上传者： weixin_42650811 时间： 2022-09-23

BCH_EncoderMod_BCH码_verliog的BCH编解_BCHverilog_

BCH编解码的Verilog代码，用于无线通信中的纠错码

立即下载

上传者： weixin_42682925 时间： 2021-09-29

NAND FLASH 控制器源码（verilog）

这是NAND FLASH 控制器的verilog源码，很有参考价值！

立即下载

上传者： shanghailuchaochao 时间： 2019-03-22

BCH（31,16,3）编码，纠正三个错误

使用verilogHDL 语言实现BCH（31,16,3）的编解码，能隋姐纠正三个级三个以下错误。并且带有仿真激励_tb文件，可以直接运行，并在modsim10.1下仿真成功。

立即下载

上传者： trageday 时间： 2013-06-27

BCH码verilog源码（peterson算法）

BCH码的verilog源码，使用peterson算法，纠错能力是2。

立即下载

上传者： chinaxiazai 时间： 2018-03-13

基于FPGA的BCH译码器的实现

详细介绍了BCH 的编译码方法以及实现，所实现的编译码其能对BCH进行正确的编码和译码。还给出了Quarts软件平台下的仿真结果以及该编译码器的实际应用结果。

立即下载

上传者： sweets6488 时间： 2011-12-03

turbo 编译码 verilog

verilog 写的turbo码编码和解码模块，编码解码写在一起，可在各种平台上验证。verilog 写的turbo码编码和解码模块，编码解码写在一起，可在各种平台上验证。

立即下载

上传者： pacinoyu 时间： 2017-09-21

RS_BCH的编码verilog

用verilog编写的RS_BCH的编码

立即下载

上传者： zhouyu007com 时间： 2012-10-19

32bit ecc纠错verilog代码 输入数据位宽为32位，生成6位纠错码，内含仿真文件

32bit ecc纠错 输入数据位宽为32位，生成6位纠错码，内含仿真文件，适用于需要ecc纠错的数字工作者

立即下载

上传者： m0_62625604 时间： 2024-04-14