其他文档

74LS90实现8421BCD码以及5421BCD码 评分:

基于Multisim14绘制的74LS90实现8421以及5421BCD码的仿真
2019-01-14 上传 大小:115KB
立即下载
pdf文件
BCD码转换器74ls47

BCD码转换器74ls47 BCD码转换器74ls47 BCD码转换器74ls47

立即下载
docx文件
实验八_8421码检测电路的设计 实验报告答案

实验八_8421码检测电路的设计 实验报告答案

立即下载
zip文件
浙江理工大学 数字电路实验 实验七-时序逻辑电路的设计multisim电路模拟

包括D触发器逻辑功能测试1、D触发器逻辑功能测试2、D触发器逻辑功能测试3、利用74LS161设计BCD5421码十进制计数器,multisim模拟电路完全正常

立即下载
rar文件
八位二进制转bcd码

用multisim11来实现八位二进制对bcd码得转换。其中包含了multisim实验电路图,可进行仿真看结果。

立即下载
pdf文件
浅谈用74LS90设计任意进制计数器

浅谈用74LS90设计任意进制计数器 pdf文件

立即下载
doc文件
2421码到8421码转换电路的设计

本课程设计采用若干逻辑门设计2421码到8421码的转换电路,用4个二极管显示输出状态,同时采用74LS48译码电路。

立即下载
docx文件
集成计数器实验报告.docx

集成计数器

立即下载
doc文件
数字逻辑实验一位8421BCD码转换成余3码

数字逻辑实验一位8421BCD码转换成余3码

立即下载
doc文件
用集成芯片74ls90数字钟的设计文档

设计指标 数字钟具有显示时、分、秒的功能; 有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; 计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时,报时声音四低一高; 并且要求走时准确。

立即下载
pdf文件
74LS90.pdf

74LS90

立即下载
pdf文件
【电子电路设计】基于74LS161同步计数器的8位二进制转BCD码方法:适用于数码管温度显示电路实现在学校任务中

内容概要:本文介绍了在Multisim中将8位二进制数转换为BCD码并输出到数码管的方法。文章从实际项目出发,讨论了如何利用74LS161同步255计数和FF计数完成二进制到十进制(255以内)的转换。对于二进制与BCD码之间的转换,提出了两种思路:一是自行绘制BCD译码器;二是借助74LS85D四位二进制比较器芯片或者通过异或门74LS86D、同或门74LS266D构建8位二进制比较器来实现高低4位分别比较,最终组合输出。文中还提及了具体的实现细节,包括逻辑控制芯片停止计数等,为解决类似问题提供了参考方案。; 适合人群:电子工程、自动化等相关专业学生以及对数字电路设计感兴趣的爱好者。; 使用场景及目标:适用于需要将ADC转换后的二进制数据转换为BCD码并通过数码管显示的应用场合;目标是帮助读者理解二进制到BCD码转换的工作原理及其具体实现方式。; 其他说明:文章基于CSDN博客平台上的技术交流内容整理而成,强调了硬件电路的设计与实现,读者在学习时可以结合Multisim软件进行仿真练习,以便更好地掌握相关知识点。

立即下载
doc文件
数字逻辑课程设计(8421BCD)

很有用的数字逻辑课程设计报告。使用“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 ),设计余3码转换成8421 BCD 码。

立即下载
ppt文件
74LS290芯片PPT

异步2-5-10进制计数器74LS290引脚图和逻辑功能、基本工作方式、应用举例。

立即下载
rar文件
74LS48和74LS160中文资料

74LS48和74LS160中文资料 54/7448 4线-七段译码器/驱动器(BCD输入,有上拉电阻) 54160/74160 十进制同步计数器(异步清除)

立即下载
zip文件
模为60的BCD码加法计数器FPGA设计Verilog逻辑源码Quartus工程文件.zip

模为60的BCD码加法计数器FPGA设计Verilog逻辑源码Quartus工程文件, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module cnt_60(clk,reset,cin,load,data,cout,qout); input clk,reset,cin,load; //输入时钟,复位,计数端,置数端 input[7:0] data; //预置数输入端 output cout; //输出进位信号端 output[7:0] qout; //计数输出端 reg[7:0] qout; //计数输出端寄存器 always@(posedge clk) //时钟上升沿触发 begin if(reset) //判断是否复位信号端为1 qout<=0; //计数输出端置0 else if(load) //判断置数端是否有效 qout<=data; //将预置数输入端数据赋予计数输出寄存器 else if(cin) //判断计数端是否有效 begin if(qout[3:0]==9) //判断qout的低位是否为9 begin qout[3:0]<=0; //qout低位清0 if(qout[7:4]==5) //判断qout高位是否为5 qout[7:4]<=0; //qout高位清0 else qout[7:4]<=qout[7:4]+4'b1; //高位自加1 end

立即下载
docx文件
数字电子技术课程设计--将8421BCD码转换成5421BCD码的电路设计.docx

数字电子技术课程设计--将8421BCD码转换成5421BCD码的电路设计.docx数字电子技术课程设计--将8421BCD码转换成5421BCD码的电路设计.docx数字电子技术课程设计--将8421BCD码转换成5421BCD码的电路设计.docx数字电子技术课程设计--将8421BCD码转换成5421BCD码的电路设计.docx数字电子技术课程设计--将8421BCD码转换成5421BCD码的电路设计.docx数字电子技术课程设计--将8421BCD码转换成5421BCD码的电路设计.docx数字电子技术课程设计--将8421BCD码转换成5421BCD码的电路设计.docx数字电子技术课程设计--将8421BCD码转换成5421BCD码的电路设计.docx数字电子技术课程设计--将8421BCD码转换成5421BCD码的电路设计.docx

立即下载
zip文件
数字电路实验设计, 全加器、8421转2421...

数字电路的一些实验设计, 两位加法器、全加器、8421转2421、触发器....

立即下载
其他文档
proteus8.6:两片74LS161和门电路设计一个六十进制计数器

使用两片74LS161和门电路设计一个六十进制计数器。 (1) 画出连线图,输出用七段数码管7SEG-BCD显示出来。 (2)74LS161的CP脉冲由信号源中的DCLOCK提供,要求七段数码管的显示将从00→01→02→03→04→05→06→07→08→09→10→11→12→┄→57→58→59按十进制数循环变化。 使用两片74LS161和门电路设计一个六十进制计数器。 (1) 画出连线图,输出用七段数码管7SEG-BCD显示出来。 (2)74LS161的CP脉冲由信号源中的DCLOCK提供,要求七段数码管的显示将从00→01→02→03→04→05→06→07→08→09→10→11→12→┄→57→58→59按十进制数循环变化。

立即下载
pdf文件
74ls90芯片资料

关于芯片74ls90的生产商资料,其中还包含了74ls92,74ls93的资料,逻辑原理图、使用方法都有~

立即下载
热门资源标签
Global site tag (gtag.js) - Google Analytics